

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-204593

(43) Date of publication of application: 24.07.1992

(51)Int.CI.

G09G 3/36

G02F 1/133

(21)Application number: 02-330678

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

30.11.1990


(72)Inventor: MORI HIDEKI

(54) LIQUID CRYSTAL DRIVING SYSTEM

(57) Abstract:

PURPOSE: To improve the response speed of the gradation change with a relatively small memory capacity by providing an image memory storing one frame of the image data allocated with one address to multiple picture elements of a liquid crystal panel.

GONSTITUTION: An image memory 11 stores the image data from an A/D converting circuit 4 with one address allocated to four picture elements of a liquid crystal panel 8 according to the memory address and read/write instructions from a synchronization control circuit 5 and outputs the image data to the input terminal B of a comparing circuit 12 after one frame. The image data outputted from the circuit 4 are inputted to the input terminal A of the circuit 12, the image data of the terminals A, B are compared as follows, and image data D1-D3 are outputted. A>B→P=7 (maximum gradation), A=B→P=A, A<B→P=0 (minimum gradation), the image data are fed to a segment driving circuit 6 to drive the liquid crystal panel 8, the leading or trailing width of light



permeability is increased, and the time to reach the corresponding light permeability is shortened.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 特 許 公 報 (B2)

(11)特許番号

特許第3041951号 (P3041951)

(45)発行日 平成12年5月15日(2000.5.15)

(24)登録日 平成12年3月10日(2000.3.10)

(51) Int.Cl.7		識別記号	FI		
G 0 9 G	3/36		G 0 9 G	3/36	
G02F	1/133	575	G 0 2 F	1/133	575

請求項の数1(全 7 頁)

(21)出願番号	特顧平2-330678	(73)特許権者 999999999 カシオ計算機株式会社
(22)出顧日 (65)公開番号 (43)公開日	平成2年11月30日(1990.11.30) 特開平4-204593 平成4年7月24日(1992.7.24)	東京都投谷区本町1丁目6番2号 (72)発明者 森 秀樹 東京都八王子市石川町2951番地の5 カシオ計算機株式会社八王子研究所内
審查請求日	平成9年10月22日(1997.10.22)	(74)代理人 999999999999999999999999999999999999
		客查官 小松 微三
		(58)調査した分野(Int.Cl.', DB名) G09G 3/36 G02F 1/133 575

(54) 【発明の名称】 液晶駆動方式

(57)【特許請求の範囲】

【請求項1】累積応答する液晶パネルを用いて画像を表 示する液晶駆動方式において、

液晶パネルの1フレーム分の画素の縦横にそれぞれ1つ もしくは複数おきになるように複数画素に1アドレスを 割り当てた各アドレスに対応した画素の表示用デジタル 画像データを記憶する画像メモリと、

表示用デジタル画像データと上記画像メモリから1フレ ーム遅れて読出される複数画素に1アドレスを割り当て た画像データとを各画素毎にレベル比較し、今回の画像 10 ルを駆動する液晶駆動方式に関する。 データと 1 フレーム前の複数画素に 1 アドレスを割り当 てた画像データが同じ場合には今回の画像データをその まま出力し、今回の画像データが1フレーム前の複数画 素に1アドレスを割り当てた画像データより大きい場合 には画像データとして最大値を出力し、今回の画像デー

タが 1 フレーム前の複数画素に 1 アドレスを割り当てた 画像データより小さい場合には画像データとして最小値 を出力する比較回路と、

この比較回路より出力される画像データに基づいて液晶 パネルを表示駆動する駆動手段と

を具備したことを特徴とする液晶駆動方式。

【発明の詳細な説明】

[産業上の利用分野]

本発明は、例えば液晶テレビ等に用いられる液晶パネ

[従来の技術]

従来の液晶テレビは、一般に第5図に示すように構成 されている。同図において、1はテレビアンテナで、こ のアンテナ1により受信されたテレビ放送電波は、チュ ーナ2に入力される。このチューナ2は、受信電波の中

から指定チャンネルの電波を選択し、中間周波信号に変 換してテレビリニア回路3に出力する。 とのテレビリニ ア回路3は、チューナ2からの中間周波信号よりビデオ 信号と垂直同期信号及び水平同期信号を取出し、ビデオ 信号をA/D変換回路4へ、同期信号を同期制御回路5へ それぞれ出力する。との同期制御回路5は、上記垂直同 期信号及び水平同期信号から各種タイミング信号を作成 し、A/D変換回路4、セグメント駆動回路6、コモン電 極駆動回路7へ出力する。

上記A/D変換回路4は、同期制御回路5からのサンプ リングクロックに同期してビデオ信号を数ビットのデジ タルデータに変換し、セグメント駆動回路6へ出力す る。このセグメント駆動回路6は、A/D変換回路4から のデータに従って階調信号を作成すると共に、更にとの 階調信号に基づいてセグメント電極駆動信号を作成し、 マトリクス型の液晶パネル8のコモン電極を順次選択的

上記のようにして受信したビデオ信号に基づいて液晶 パネル8が駆動されるが、この液晶パネル8は、第6図 に示すように累積応答効果によって作動するために応答 20 速度が遅いという性質がある。上記第6図は、階調が 「7」及び「0」の場合の液晶駆動電圧合成波形と液晶 バネル8の光透過率との関係を示したものである。これ に対し、上記従来の液晶パネル駆動方法では、第6図に 示したように単にビデオ信号に対応した階調信号を作成 して液晶パネル8を駆動しているだけであるので、液晶 パネル8の応答特性を改善できず、速く動く画像に対応 できないという問題があった。

そこで、応答速度を向上させた液晶パネル駆動方式が 考えられる。即ち、第5図の構成に加えて、A/D変換回 路4の出力側に1フレームのデジタル画像データを記憶 する画像メモリを設けると共に、上記デジタル画像デー タと画像メモリから1フレーム遅れて読み出される画像 データとを比較する比較回路を設け、A/D変換回路4か らそのまま入力された画像データと画像メモリからの1 フレーム前の画像データが同じ場合には、そのデータを そのまま出力し、A/D変換回路4からの画像データが画 像メモリからの1フレーム前の画像データより大きい場 合は、画像データとして最大値を出力し、A/D変換回路 4からの画像データが画像メモリからの1フレーム前の 40 画像データより小さい場合は、画像データとして最小値 を出力する。

上記の構成により、画像データが変化した時には、最 大階調値あるいは最小階調値で液晶パネル8が駆動さ れ、光透過率の立上りあるいは立下が急崚となり、液晶 パネル8の応答速度を高めることができた。

[発明が解決しようとする課題]

しかしながら、上記液晶パネル駆動方式では画像メモ リを液晶パネル1画素に1アドレスを使用しているた め、画像メモリの記憶容量が大きくなるという欠点があ 50 のアドレス 0、Caの画素は画像メモリ11のアドレス 1、

った。

本発明は上記の実情に鑑みてなされたもので、液晶パ ネルの階調変化の応答速度を向上し得、且つ画像メモリ の記憶容量を小さくし得る液晶駆動方式を提供すること を目的とする。

4

[課題を解決するための手段]

本発明は上記課題を解決するために、累積応答する液 晶パネルを用いて画像を表示する液晶駆動方式におい て、液晶パネルの複数画素に1アドレスを割り当てた表 10 示用デジタル画像データを1フレーム分記憶する画像メ モリを設け、上記デジタル画像データと上記画像メモリ から1フレーム遅れて読出される複数画素に1アドレス を割り当てた画像データとを比較回路により各画素毎に レベル比較し、今回の画像データと1フレーム前の複数 画素に1アドレスを割り当てた画像データが同じ場合に は今回の画像データをそのまま出力し、今回の画像デー タが1フレーム前の複数画素に1アドレスを割り当てた 画像データより大きい場合には画像データとして最大値 を出力し、今回の画像データが1フレーム前の複数画素 に1アドレスを割り当てた画像データより小さい場合に は画像データとして最小値を出力した画像データに基づ いて液晶パネルを表示駆動するものである。

「作用]

上記手段により、画像メモリを液晶パネルの複数画素 に1アドレスを使用することにより、画像メモリの記憶 容量を小さくすることができると共に、画像データが変 化した際には、最大階調値あるいは最小階調値で液晶パ ネルを駆動することにより、光透過率の立上りあるいは 立下りを急崚として、液晶パネルの応答速度を高め、急 30 激に変化する画像に対しても迅速に追随させることを可 能としたものである。

「実施例]

以下図面を参照して本発明の一実施例を説明する。

第1図は本発明を液晶テレビに実施した場合の例につ いて示したもので、第5図と同一部分は同一符号を付し て詳細な説明は省略する。本発明は、第1図に示すよう にA/D変換回路4の出力側に画像メモリ11及び比較回路1 2を設けている。上記画像メモリ11は液晶パネル8の4 画素に1アドレスを割り当てた表示用デジタル画像デー タを1フレーム分記憶できるメモリで、同期制御回路5 から与えられるメモリアドレス及び読出し/書込み命令 に従って動作し、A/D変換回路4から送られてくる例え ば3ビットの画像データを液晶パネル8の4画素に1ア ドレスを割り当てて順次記憶して1フレーム後に比較回 路12の入力端子Bに順次出力する。

即ち、第2図に示すように、A/D変換回路4から出力 された画像データを液晶パネル8の画素Aa,Ba···,Ab,Bb …の横縦とも1つおきに間引いて画像メモリ11に記憶さ せる。例えば、液晶パネル8のAaの画素は画像メモリ11 20

Acの画素は画像メモリ11のアドレスNというように記憶 させる。そして、画像メモリ11から読み出す時は、間引 いた画素も、画像データを記憶させた画素と同じ画像デ ータを比較回路12に出力する。つまり、Aaの画素の画像 データはアドレス0 に記憶させた画像データと比較し、 Ba,Ab,Bbの画素の画像データもアドレス0に記憶させた 画像データと比較する。

また、前記比較回路12の入力端子Aには、A/D変換回 路4から出力される画像データが入力される。この比較 回路12は、入力端子A,8に与えられるA/D変換回路4から 10 の画像データと画像メモリ11から読出される1フレーム 遅れた4画素に1アドレスを割り当てた画像データとを レベル比較し、次のような規則に従って出力端子Pより 画像データD1~D3を出力する。

A>B → P=7 (最大階調)

 $A = B \rightarrow P = A$

A < B → P = 0 (最小階調)

そして、上記比較回路12の出力端子Pから出力される 画像データDI~D3は、セグメント駆動回路6へ送られ

次に上記実施例の動作を第3回、第4回のタイミング チャートを参照して説明する。A/D変換回路4から出力 される3ビットの画像データは、比較回路12の入力端子 A及び画像メモリ11に入力される。との画像メモリ11 は、A/D変換回路4から送られてくる画像データを同期 制御回路5の制御に従って液晶パネル8の縦横にそれぞ れ1つおきになるように4画素に1アドレスを割り当て _<u>て順次記憶し、1フレーム後に比較回路12の入力端子B</u> に出力する。この比較回路12は、A/D変換回路4から出 力される画像データと画像メモリ11から1フレーム遅れ 30 て読出される4画素に1アドレスを割り当てた画像デー <u>_タをレベル比較し、1フレーム前の4画素に1アドレス</u> を割り当てた画像データより今回の画像データの方がレ ベルが高い場合には、画像データD1~D3として最大値 「7」、つまり「111」を出力し、1フレーム前の4画 素に1アドレスを割り当てた画像データと今回の画像デ ータのレベルが同じ場合には、A/D変換回路4から送ら れてくる画像データをそのまま画像データD1~D3として 出力し、更に1フレーム前の4画素に1アドレスを割り 当てた画像データより今回の画像データの方がレベルが 40 に変化したとすると、第5図に示した従来回路では液晶 低い場合には、画像データD1~D3として最小値「O」、 つまり「000」を出力する。

上記比較回路12から出力される画像データD1~D3は、 セグメント駆動回路6へ送られる。とのセグメント駆動 回路6は、上記比較回路12からの画像データD1~D3に基 づいてセグメント駆動信号を発生し、液晶パネル8のセ グメント電極を駆動する。第3図及び第4図は、液晶バ ネル8に対するコモン駆動信号及びセグメント駆動信号 の合成波形、並びにとの合成波形に対する液晶パネル8 の光透過率の関係を、階調が「0」→「4」及び「7」 →「4」に変化した場合について示したものである。

而して、A/D変換回路4から出力される画像データが 変化すると、その画像データに応じて液晶パネル8に対 する駆動電圧合成波形が変化する。今、A/D変換回路4 から出力される画像データの階調が例えば「0」から 「4」に変化したとすると、第5図に示した従来回路で は液晶パネル8の駆動電圧合成波形が第3図(a)に示 すように階調「4」に対応したものとなり、液晶パネル 8の光透過率は液晶の累積応答効果によって第3図 (b) に実線AIで示すように階段状に変化し、数フレー ム経過後に階調「4」に対応する値に達する。なお、第 3図(b) における破線A2は、階調が「0」→「7」に 変化した場合の液晶パネル8の光透過率の変化を参考の ために示したものである。一方、本実施例においては、 A/D変換回路4から出力される画像データの階調が 「0」から「4」に変化した場合、比較回路12からは画 像データD1~D3として最大値「7」が出力される。この 結果、画像データの階調が変化した最初のフレームで は、液晶パネル8の駆動電圧合成波形は第3図(c)に 示すように階調「7」に対応したものとなり、液晶パネ ル8の光透過率は第3図(d) に実線A3で示すように1 ステップ目の立上り幅が大きくなる。そして、次のフレ ームでは画像メモリ11から読出される4画素に1アドレ スを割り当てて代表された1画素の画像データの階調が 「4」となり、比較回路12の入力端子A,Bに入力される データのレベルが同じになるので、比較回路12の出力端 子Pからは入力端子A に与えられるデータ、つまり、階 調「4」のデータが出力される。従って、それ以後は液 晶パネル8の駆動電圧合成波形は、第3図(c)に示す ように本来の階調「4」に対応したものとなり、液晶パ ネル8の光透過率もそれに応じて変化し、階調「4」に 対応する値で一定となる。

上記のようにA/D変換回路4から出力される画像デー タの階調が上がるときは、最初のフレームのみ液晶パネ ル8が階調「7」で駆動されるので、光透過率の立上り 幅が大きくなり、画像データに対応する光透過率に達す るまでの時間が短縮される。

また一方、A/D変換回路4から出力される画像データ の階調が下がった場合、例えば階調が「7」から「4」 パネル8の駆動電圧合成波形が第4図(a)に示すよう に階調変化に対応したものとなり、液晶パネル8の光透 過率は液晶の累積応答効果によって第4図(b)に実線 BIで示すように階段状に低下し、数フレーム経過後に階 調「4」に対応する値に達する。なお、第4図(b)に おける破線82は、階調が「7」→「0」に変化した場合 の液晶パネル8の光透過率の変化を参考のために示した ものである。一方、本実施例においては、A/D変換回路 4から出力される画像データの階調が「7」から「4」 50 に変化した場合、比較回路12からは画像データD1~D3と

して最小値「0」が出力される。この結果、画像データ の階調が変化した最初のフレームでは、液晶パネル8の 駆動電圧合成波形は第4図(c)に示すように階調

「0」に対応したものとなり、液晶パネル8の光透過率 は第4図(d)に実線B3で示すように1ステップ目の立 下り幅が大きくなる。そして、次のフレームでは画像メ モリ11から読出される4画素に1アドレスを割り当てた 画像データの階調が「4」となり、比較回路12の入力端 子A,Bに入力されるデータのレベルが同じになるので、 データ、つまり、階調「4」のデータが出力される。従 って、それ以後は液晶パネル8の駆動電圧合成波形は、 第4図(c)に示すように本来の階調「4」に対応した ものとなり、液晶パネル8の光透過率もそれに応じて順 次低下し、階調「4」に対応する値で一定となる。

上記のようにA/D変換回路4から出力される画像デー タの階調が下がるときは、最初のフレームのみ液晶パネ ル8が階調「0」で駆動されるので、光透過率の立下り 幅が大きくなり、画像データに対応する光透過率に達す るまでの時間が短縮される。

尚、上記実施例では4画素分を1画素で代表させた が、4 画素の平均値をとって新しい画素と比較をしても よい。

又、上記実施例では4画素を1アドレスに割り当てた 場合について説明したが、4画素に限らず複数画素を1 アドレスに割り当てたり、複数画素の平均値をとるよう **にしてもよい。**

[発明の効果]


* 以上述べたように本発明によれば、累積応答する液晶 バネルを用いて画像を表示する液晶駆動方式において、 画像メモリを液晶パネルの複数画素に1アドレスを使用 することにより、画像メモリの記憶容量を小さくすると とができると共に、画像データの階調が変化した時、そ の階調が中間調であっても、階調が上がる場合は最大階 調値で、また、階調が下がる場合は最小階調値で液晶表 示パネルを駆動し、更に階調変化のない場合はその階調 で液晶表示パネルを駆動するようにしたので、これによ 比較回路12の出力端子Pからは入力端子Aに与えられる 10 り累積応答する液晶パネルの立上り及び立下がりを急崚 にして応答速度を高めることができ、速く動く画像に対 しても迅速に追随させることができる。

【図面の簡単な説明】


第1図~第4図は本発明の一実施例を示すもので、第1 図は液晶パネル駆動装置の回路構成を示すブロック図、 第2図は液晶パネルの4画素に画像メモリの1アドレス を割り当てる場合を示す説明図、第3図は階調が「0」 から「4」に変化した場合の液晶パネルの駆動電圧合成 波形及び光透過率を示す図、第4図は階調が「7」から 「4」に変化した場合の液晶パネルの駆動電圧合成波形 及び光透過率を示す図、第5図は従来における液晶テレ ビの構成を示すブロック図、第6図は第5図の動作を説 明するための液晶パネルの駆動電圧合成波形と光透過率 との関係を示す図である。

2……チューナ、3……テレビリニア回路、4……A/D 変換回路、5……同期制御回路、6……セグメント駆動 回路、7……コモン電極駆動回路、8……液晶パネル、 11……画像メモリ、12……比較回路。


【第1図】




20



【第5図】





【第6図】

